Industrie Mag - Le journal de l'industrie.

Cadence Design Systems, annonce ce jour la disponibilité de la première IP de vérification (VIP) de l’industrie conçue pour la vérification des interfaces PHY. Grâce à la prise en charge de multiples protocoles, l’IP de vérification Cadence® VIP permet à ces clients de tester et d’optimiser la conception leur interface PHY, et ainsi d’accélérer le développement de leurs designs pour des applications de centres de données, d’intelligence artificielle (IA), d’apprentissage automatique (ML) et mobiles.

L’IP de vérification pour les interfaces PHY fait partie de la Cadence Verification Suite™ et s’inscrit dans le cadre de la stratégie Intelligent System Design™ de Cadence, dont la vocation est d’atteindre l’excellence dans la conception de systèmes sur puce (SoC) grâce à des blocs de propriété intellectuelle de haute performance.

http://www.cadence.com/